TSUCHI U. S. Application No. 10/772,600 Our Ref. 8045-1018

(57) ABSTRACT

Problem:

To provide a drive circuit which accomplishes voltage output to a high degree with a low consumption of electric power.

Resolution means:

By providing a transistor 111 and switch 131 of source follower construction connected between an output terminal T2 and a VDD; and

an electric current source 113 and switch 132 connected between an output terminal T2 and a VDD; and

a transistor 121 of a source follower composition and a switch 141 connected between an output terminal T2 and a VSS; and

an electric current source 123 and switch 142 connected between an output terminal T2 and a VDD; and

gate bias control means 11 and 12 which supplies bias voltage to transistors 111 and 121 based on the input signal voltage; and

in a single time period comprising the low potential data output period, turning on the switch 131, by which the transistor 111 operates the source follower; driving the output voltage Vout to the stipulated voltage proximity corresponding to the input signal voltage Vin; and at a subsequent time, turning on the switch 132, controlling the drain voltage of the transistor 111 and driving the drain current output voltage to a high degree to a stipulated voltage corresponding to the input signal voltage; and during the high electric potential output period, turning on the switch 141 and in a subsequent time period turning on the switch 142.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-22055 (P2003-22055A)

(43)公開日 平成15年1月24日(2003.1.24)

(51) Int.Cl.7		識別記号	F I	テーマコート [*] (参考)
G 0 9 G	3/36		G 0 9 G 3/36	2H093
G02F	1/133	5 5 0	G 0 2 F 1/133	550 5C006
G 0 9 G	3/20	6 1 1	G 0 9 G 3/20	611A 5C080
		6 2 3		623B 5J056
H03K	19/0175		H03K 19/00	101F
			審査請求 未請求	請求項の数22 OL (全 23 頁)

(21) 出願番号 特願2001-206986(P2001-206986)

(22)出願日 平成13年7月6日(2001.7.6)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 土 弘

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100080816

弁理士 加藤 朝道


最終頁に続く

(54) 【発明の名称】 駆動回路

(57) 【要約】

【課題】低消費電力で高精度に電圧出力を行う駆動回路 の提供。

【解決手段】出力端子T2とVDD間に接続される、ソース フォロワ構成のトランジスタ111及びスイッチ131と、出 カ端子T2とVSS間に接続される電流源113及びスイッチ13 2と、出力端子T2とVSS間に接続されるソースフォロワ構 成のトランジスタ121及びスイッチ141と、出力端子T2と VDD間に接続される電流源123及びスイッチ142と、入力 信号電圧に基づきトランジスタ111、121にバイアス電圧 を供給するゲートバイアス制御手段11、12と、低電位デ ータ出力期間の一の時刻で、スイッチ131をオンしトラ ンジスタ111をソースフォロワ動作させ、出力電圧Vout を入力信号電圧Vinに対応して規定されるある電圧付近 まで駆動し、後の時刻で、スイッチ132をオンしトラン ジスタ111のドレイン電流を制御し出力電圧を入力信号 電圧に対応して規定されるある電圧まで高精度に駆動 し、高電位データ出力期間では一の時刻でスイッチ141 をオンし後の時刻でスイッチ142をオンする。



【特許請求の範囲】

【請求項1】出力端子と第1の電源間に直列形態に接続 されている、フォロワ構成のトランジスタ及び第1のス イッチと、

前記出力端子と第2の電源間に直列形態に接続されてい る、第1の電流源及び第2のスイッチと、

入力信号電圧に基づき前記フォロワ構成のトランジスタ に入力バイアス電圧を供給するバイアス制御手段と、 を少なくとも備え、

データ出力期間の一のタイミングで、前記第1のスイッ チをオンして、前記トランジスタをフォロワ動作させ、 前記出力端子電圧を前記入力信号電圧に対応して規定さ れる所望電圧付近まで駆動し、前記一のタイミングの後 のタイミングで、前記第2のスイッチをオンして前記第 1及び第2のスイッチをともにオン状態とし、前記後の タイミングより、前記入力信号電圧に対応して規定され る前記所望電圧まで駆動する、構成とされてなる、こと を特徴とする駆動回路。

【請求項2】前記バイアス制御手段が、前記出力端子電 圧が前記所望の電圧となるときに、前記トランジスタに 流れる電流が十分小さい電流をとるような、一定のバイ アス電圧に制御する、ことを特徴とする請求項1記載の 駆動回路。

【請求項3】出力端子と高電位電源間に直列形態に接続 されている、ソースフォロワ構成の第1導電型の第1の MOSトランジスタ及び第1のスイッチと、

前記出力端子と低電位電源間に直列形態に接続されてい る、第1の電流源、及び第2のスイッチと、

入力信号電圧に基づき前記第1のMOSトランジスタに ゲートバイアス電圧を供給する第1のゲートバイアス制 御手段と、

を備え、

データ出力期間の一のタイミングで、前記第1のスイッ チをオンして、前記第1のMOSトランジスタをソース フォロワ動作させ、前記出力端子電圧を前記入力信号電 圧に対応して規定されるある電圧付近まで駆動し、前記 一のタイミングの後のタイミングで、前記第2のスイッ チをオンして前記第1、及び第2のスイッチをともにオ ン状態とする手段を備え、前記第1のMOSトランジス タのドレイン電流を制御する前記後のタイミングより、 前記入力信号電圧に対応して規定される前記ある電圧ま で駆動する、構成とされてなる、ことを特徴とする駆動 回路。

【請求項4】出力端子と低電位電源間に直列形態に接続 されている、ソースフォロワ構成の第2導電型の第2の MOSトランジスタ、及び第3のスイッチと、

前記出力端子と高電位電源間に直列形態に接続されてい る、第2の電流源、及び第4のスイッチと、

入力信号電圧に基づき前記第2のMOSトランジスタに ゲートバイアス電圧を供給する第2のゲートバイアス制 50 ソースフォロワ動作させ、前記出力端子電圧を前記入力

御手段と、

を備え、

データ出力期間の一のタイミングで、前記第3のスイッ チをオンして、前記第2のMOSトランジスタをソース フォロワ動作させ、前記出力端子電圧を前記入力信号電 圧に対応して規定されるある電圧付近まで駆動し、前記 一のタイミングの後のタイミングで、前記第4のスイッ チをオンし、前記第3、及び第4のスイッチをオン状態 とする手段を備え、前記第2のMOSトランジスタのド 10 レイン電流を制御する前記後のタイミングより、前記入 力信号電圧に対応して規定される前記ある電圧まで駆動 する、構成とされてなる、ことを特徴とする駆動回路。

2

【請求項5】前記出力端子を予備放電する手段を備え、 前記出力端子から低電位データを出力するときに、前記 一のタイミングのまえに前記出力端子を予備放電する、 ことを特徴とする請求項3記載の駆動回路。

【請求項6】前記出力端子を予備充電する手段を備え、 前記出力端子から高電位データを出力するときに、前記 一のタイミングのまえに前記出力端子を予備充電する、 ことを特徴とする請求項4記載の駆動回路。

【請求項7】出力端子と高電位電源間に直列形態に接続 されている、ソースフォロワ構成の第1導電型の第1の MOSトランジスタ、及び第1のスイッチと、

前記出力端子と低電位電源間に直列形態に接続されてい る、第1の電流源、及び第2のスイッチと、

入力信号電圧に基づき前記第1のMOSトランジスタに ゲートバイアス電圧を供給する第1のゲートバイアス制 御手段と、

前記出力端子と低電位電源間に直列形態に接続されてい る、ソースフォロワ構成の第2導電型の第2のMOSト 30 ランジスタ、及び第3のスイッチと、

前記出力端子と高電位電源間に直列形態に接続されてい る、第2の電流源、及び第4のスイッチと、

前記入力信号電圧に基づき前記第2のMOSトランジス タにゲートバイアス電圧を供給する第2のゲートバイア ス制御手段と、

を備え、

40

低電位データ出力期間の一のタイミングで、前記第1の スイッチをオンして、前記第1のMOSトランジスタを ソースフォロワ動作させ、前記出力端子電圧を前記入力 信号電圧に対応して規定されるある電圧付近まで駆動 し、前記一のタイミングの後のタイミングで、前記第2 のスイッチをオンして前記第1、及び第2のスイッチを ともにオン状態とする手段を備え、前記第1のMOSト ランジスタのドレイン電流を制御する前記後のタイミン グより、前記入力信号電圧に対応して規定される前記あ る電圧まで駆動し、

高電位データ出力期間の一のタイミングで、前記第3の スイッチをオンして、前記第2のMOSトランジスタを

4

信号電圧に対応して規定されるある電圧付近まで駆動し、高電位データ出力期間の一のタイミングの後のタイミングで、前記第4のスイッチをオンし、前記第3、及び第4のスイッチをオン状態とする手段を備え、前記第2のMOSトランジスタのドレイン電流を制御する前記後のタイミングより、前記入力信号電圧に対応して規定される前記ある電圧まで駆動する、構成とされてなる、ことを特徴とする駆動回路。

3

【請求項8】前記第1のゲートバイアス制御手段が、ドレインとゲートが、前記第1のMOSトランジスタのゲートと共通接続され、ソースが第5のスイッチを介して前記入力端子に接続されている第1導電型の第3のMOSトランジスタを備え、

前記第3のMOSトランジスタのドレインと前記高位側電源間に直列形態に接続されている、第3の電流源、及び第6のスイッチと、

前記入力端子と第5のスイッチの接続点と前記低位側電源間に直列形態に接続されている、第4の電流源、及び第7のスイッチと、

前記第1、第3のMOSトランジスタのゲートの共通接 続点と前記高位側電源間に接続されている第8のスイッ チと、

を備えている、ことを特徴とする請求項3又は7記載の 駆動回路。

【請求項9】前記第2のゲートバイアス制御手段が、ドレインとゲートが前記第2のMOSトランジスタのゲートと共通接続され、ソースが、第9のスイッチを介して前記入力端子に接続されている第2導電型の第4のMOSトランジスタを備え、

前記第4のMOSトランジスタのドレインと低位側電源間に直列形態に接続されている、第5の電流源、及び第10のスイッチと、

前記入力端子と前記第9のスイッチの接続点と前記高位 側電源間に直列形態に接続されている、第6の電流源、 及び第11のスイッチと、

前記第2、第4のMOSトランジスタのゲートの共通接 続点と前記低位側電源間に接続されている第12のスイ ッチと、

を備えている、ことを特徴とする請求項4又は7記載の 駆動回路。

【請求項10】前記出力端子を予備放電、及び予備充電する手段を備え、

前記入力信号電圧が低電位データのデータ出力期間において、前記一のタイミングのまえに前記出力端子を予備 放電し、

前記入力信号電圧が高電位データのデータ出力期間において、前記一のタイミングのまえに前記出力端子を予備 充電する、構成とされてなる、ことを特徴とする請求項 7記載の駆動回路。

【請求項11】出力端子と高電位電源間に直列形態に接

続されている、ソースフォロワ構成の第1導電型の第1のMOSトランジスタ、及び第1のスイッチと、

前記出力端子と低電位電源間に直列形態に接続されている、第1の電流源、及び第2のスイッチと、

入力信号電圧に基づき前記第1のMOSトランジスタに ゲートバイアス電圧を供給する第1のゲートバイアス制 御手段と、

前記出力端子と低電位電源間に直列形態に接続されている、ソースフォロワ構成の第2導電型の第2のMOSトランジスタ、及び第3のスイッチと、

前記出力端子と高電位電源間に直列形態に接続されている、第2の電流源、及び第4のスイッチと、

前記入力信号電圧に基づき前記第2のMOSトランジスタにゲートバイアス電圧を供給する第2のゲートバイアス制御手段と、

を備え、

前記第1のゲートバイアス制御手段が、

ドレインとゲートが、前記第1のMOSトランジスタの ゲートと共通接続され、ソースが第5のスイッチを介し 20 て前記入力端子に接続されている第1導電型の第3のM OSトランジスタと、

前記第3のMOSトランジスタのドレインと前記高位側電源間に直列形態に接続されている、第3の電流源、及び第6のスイッチと、

前記入力端子と第5のスイッチの接続点と前記低位側電 源間に直列形態に接続されている、第4の電流源、及び 第7のスイッチと、

前記第1、第3のMOSトランジスタのゲートの共通接 続点と前記高位側電源間に接続されている第8のスイッ 30 チと、

を備え、

前記第2のゲートバイアス制御手段が、

ドレインとゲートが前記第2のMOSトランジスタのゲートと共通接続され、ソースが、第9のスイッチを介して前記入力端子に接続されている第2導電型の第4のMOSトランジスタと、

前記第4のMOSトランジスタのドレインと低位側電源間に直列形態に接続されている、第5の電流源、及び第10のスイッチと、

40 前記入力端子と前記第9のスイッチの接続点と前記高位 側電源間に直列形態に接続されている、第6の電流源、 及び第11のスイッチと、

前記第2、第4のMOSトランジスタのゲートの共通接 続点と前記低位側電源間に接続されている第12のスイ ッチと、

を備え、

50

低電位データ出力期間の一のタイミングで、前記第1のスイッチをオンして、前記第1のMOSトランジスタをソースフォロワ動作させ、前記出力端子電圧を前記入力信号電圧に対応して規定されるある電圧付近まで駆動

5

し、前記一のタイミングの後のタイミングで、前記第2 のスイッチをオンして前記第1、及び第2のスイッチを ともにオン状態とする手段を備え、前記第1のMOSト ランジスタのドレイン電流を制御する前記後のタイミン グより、前記入力信号電圧に対応して規定される前記あ る電圧まで駆動し、

高電位データ出力期間の一のタイミングで、前記第3のスイッチをオンして、前記第2のMOSトランジスタをソースフォロワ動作させ、前記出力端子電圧を前記入力信号電圧に対応して規定されるある電圧付近まで駆動し、高電位データ出力期間の一のタイミングの後のタイミングで、前記第4のスイッチをオンし、前記第3、及び第4のスイッチをオン状態とする手段を備え、前記第2のMOSトランジスタのドレイン電流を制御する前記をのタイミングより、前記入力信号電圧に対応して規定される前記ある電圧まで駆動する、構成とされてなる、ことを特徴とする駆動回路。

【請求項12】出力端子と高電位電源間に直列形態に接続されている、ソースフォロワ構成の第1導電型の第1のMOSトランジスタ、及び第1のスイッチと、

前記出力端子と低電位電源間に直列形態に接続されている、第1の電流源、及び第2のスイッチと、

入力信号電圧に基づき前記第1のMOSトランジスタに ゲートバイアス電圧を供給する第1のゲートバイアス制 御手段と、

前記出力端子と低電位電源間に直列形態に接続されている、ソースフォロワ構成の第2導電型の第2のMOSトランジスタ、及び第3のスイッチと、

前記出力端子と高電位電源間に直列形態に接続されている、第2の電流源、及び第4のスイッチと、

前記入力信号電圧に基づき前記第2のMOSトランジス タにゲートバイアス電圧を供給する第2のゲートバイア ス制御手段と、

を備え、

前記第1のゲートバイアス制御手段が、

ドレインとゲートが、前記第1のMOSトランジスタのゲートと共通接続され、ソースが第5のスイッチを介して入力端子に接続されている第1導電型の第3のMOSトランジスタと、

前記第3のMOSトランジスタのドレインと高位側電源間に直列に接続されている、第3の電流源、及び第6のスイッチと、

前記第3のMOSトランジスタのドレインとソースに、 ソースとドレインがそれぞれ接続され、ゲートにバイア ス電圧が供給される第2導電型の第4のMOSトランジ スタレ

前記第1、第3のMOSトランジスタのゲートの共通接 続点と前記高位側電源間に接続されている第7のスイッ チと、

を備え、

前記第2のゲートバイアス制御手段が、

ドレインとゲートが前記第2のMOSトランジスタのゲートと共通接続され、ソースが、第8のスイッチを介して入力端子に接続されている第2導電型の第5のMOSトランジスタと、

前記第5のMOSトランジスタのドレインと低位側電源間に直列に接続されている、第4の電流源、及び第9のスイッチと、

前記第5のMOSトランジスタのドレインとソースに、 10 ソースとドレインがそれぞれ接続され、ゲートにバイア ス電圧が供給される第1導電型の第6のMOSトランジ スタと、

前記第2、第5のMOSトランジスタのゲートの共通接 続点と前記低位側電源間に接続されている第10のスイ ッチと、

を備え、

低電位データ出力期間の一のタイミングで、前記第1のスイッチをオンして、前記第1のMOSトランジスタをソースフォロワ動作させ、前記出力端子電圧を前記入力 20 信号電圧に対応して規定されるある電圧付近まで駆動し、一のタイミングの後のタイミングで、前記第2のスイッチをオンして前記第1、及び第2のスイッチをともにオン状態とする手段を備え、前記第1のMOSトランジスタのドレイン電流を制御する前記後のタイミングより、前記入力信号電圧に対応して規定される前記ある電圧まで駆動し、

高電位データ出力期間の一のタイミングで、前記第3のスイッチをオンして、前記第2のMOSトランジスタをソースフォロワ動作させ、前記出力端子電圧を前記入力30 信号電圧に対応して規定されるある電圧付近まで駆動し、前記高電位データ出力期間の一のタイミングの後のタイミングで、前記第4のスイッチをオンし、前記第3、及び第4のスイッチをオン状態とする手段を備え、前記第2のMOSトランジスタのドレイン電流を制御する前記後のタイミングより、前記入力信号電圧に対応して規定される前記ある電圧まで駆動する、構成とされてなる、ことを特徴とする駆動回路。

【請求項13】前記高位側電源と前記出力端子との間に接続されている第13のスイッチを含む予備充電手段40と、

前記低位側電源と前記出力端子との間に接続されている 第14のスイッチを含む予備放電手段と、

前記入力信号電圧が低電位データのデータ出力期間において、前記一のタイミングのまえに前記第14のスイッチをオンして前記出力端子を予備放電し、

前記入力信号電圧が高電位データのデータ出力期間において、前記一のタイミングのまえに前記出力端子を前記第13のスイッチをオンして予備充電する、ことを特徴とする請求項11に記載の駆動回路。

50 【請求項14】前記高位側電源と前記出力端子との間に

8

接続されている第11のスイッチを含む予備充電手段

前記低位側電源と前記出力端子との間に接続されている 第12のスイッチを含む予備放電手段と、

前記入力信号電圧が低電位データのデータ出力期間において、前記一のタイミングのまえに前記第12のスイッチをオンして前記出力端子を予備放電し、

前記入力信号電圧が高電位データのデータ出力期間において、前記一のタイミングのまえに前記出力端子を前記第11のスイッチをオンして予備充電する、ことを特徴とする請求項12に記載の駆動回路。

【請求項15】前記入力信号電圧が低電位データのデータ出力期間において、4つのタイミング期間よりなり、第1のタイミング期間では、前記第8のスイッチをオンし、残りの第1乃至第7、第9乃至第12のスイッチはオフ状態とされ、

第2のタイミング期間では、前記第8のスイッチがオフされ、第5のスイッチがオンされ、

前記第1、前記第2のタイミング期間の少なくとも一方で前記出力端子が予備放電され、

第3のタイミング期間では、前記第1のスイッチがオンされ、第5のスイッチはオン状態とされ、

第4のタイミング期間では、前記第2のスイッチがオンされ、前記第1のスイッチと前記第5のスイッチはオン状態とされ、前記第6のスイッチ、前記第7のスイッチがオンされ、

前記入力信号電圧が高電位データのデータ出力期間において、4つのタイミング期間よりなり、

第1のタイミング期間では、前記第12のスイッチをオンし、前記第1乃至第11のスイッチがオフ状態とされ、

第2のタイミング期間では、前記第12のスイッチがオフされ、前記第9のスイッチがオンされ、

前記第1、前記第2のタイミング期間の少なくとも一方 で前記出力端子が予備充電され、

第3のタイミング期間では、前記第3のスイッチがオンされ、前記第9のスイッチはオン状態とされ、

第4のタイミング期間では、前記第4のスイッチがオンされ、前記第3のスイッチと前記第9のスイッチはオン状態とされ、前記第10のスイッチ、前記第11のスイッチがオンされる、ことを特徴とする請求項11に記載の駆動回路。

【請求項16】前記入力信号電圧が低電位データのデータ出力期間において、4つのタイミング期間よりなり、第1のタイミング期間では、前記第7及び前記第10のスイッチの少なくとも前記第7のスイッチをオンし、残りの第1乃至第6、第8乃至第9のスイッチはオフ状態とされ、

第2のタイミング期間では、前記第7及び前記第10の スイッチがオフ状態とされ、前記第5及び前記第8のス イッチの少なくとも前記第5のスイッチがオンされ、 前記第1、前記第2のタイミング期間の少なくとも一方 で前記出力端子が予備放電され、

第3のタイミング期間では、前記第1のスイッチがオンされ、前記第5及び前記第8のスイッチの少なくとも前記第5のスイッチはオン状態とされ、

第4のタイミング期間では、前記第2のスイッチがオンされ、前記第1のスイッチはオン状態とされ、前記第5及び前記第8のスイッチの少なくとも前記第5のスイッチはオン状態とされ、前記第6及び前記第9のスイッチの少なくとも前記第6のスイッチがオンされ、

前記入力信号電圧が高電位データのデータ出力期間において、4つのタイミング期間よりなり、

第1のタイミング期間では、前記第7及び前記第10の スイッチの少なくとも前記第10のスイッチをオンし、 前記第1乃至第6、前記第8乃至第9のスイッチがオフ 状態とされ、

第2のタイミング期間では、前記第7及び前記第10の スイッチがオフ状態とされ、前記第5及び前記第8のス イッチの少なくとも前記第8のスイッチがオンされ、

前記第1、前記第2のタイミング期間の少なくとも一方で前記出力端子が予備充電され、

第3のタイミング期間では、前記第3のスイッチがオンされ、前記第5及び前記第8のスイッチの少なくとも前記第8のスイッチはオン状態とされ、

第4のタイミング期間では、前記第4のスイッチがオンされ、前記第3のスイッチはオン状態とされ、前記第5及び前記第8のスイッチの少なくとも前記第8のスイッチはオン状態とされ、前記第6及び前記第9のスイッチの少なくとも前記第9のスイッチがオンされる、ことを特徴とする請求項12に記載の駆動回路。

【請求項17】前記第2の電流源、前記第3の電流源、 前記第6の電流源を構成する第2導電型トランジスタの ゲートに第1のバイアス電圧を与え、

前記第1の電流源、前記第4の電流源、前記第5の電流 源を構成する第1導電型トランジスタのゲートに第2の バイアス電圧を与えるバイアス回路を備え、

前記バイアス回路は、前記第1、第2のバイアス電圧の電源パスにスイッチを備え、該スイッチにより、動作、40 停止が制御される、ことを特徴とする請求項11又は1

7 停止が制御される、ことを特徴とする謂求項11又は1 2記載の駆動回路。

【請求項18】前記第2の電流源、前記第3の電流源、 前記第6の電流源を構成する第2導電型トランジスタの ゲートに第1のバイアス電圧を与え、

前記第1の電流源、前記第4の電流源、前記第5の電流源を構成する第1導電型トランジスタのゲートに第2のパイアス電圧を与えるバイアス回路を備え、

前記パイアス回路は、前記第1、第2のパイアス電圧の電源パスにスイッチを備え、前記スイッチは、請求項1 50 5又は請求項16の少なくとも前記第4のタイミング期

間にオンされる、ことを特徴とする駆動回路。

【請求項19】高位側電源と出力端子との間に直列形態 に接続されている、ソースフォロワ構成の第1導電型の トランジスタ、及び第1のスイッチと、

前記出力端子と低位側電源との間に直列形態に接続され ている、ソースフォロワ構成の第2導電型のトランジス タ、及び第2のスイッチと、

前記髙位側電源と前記出力端子との間に直列形態に接続 されている、第1の電流源、及び第3のスイッチと、

前記低位側電源と前記出力端子との間に直列形態に接続 されている、第2の電流源、及び第4のスイッチと、

入力信号電圧を入力し前記第1導電型のトランジスタの ゲートのバイアス電圧を制御する第1のゲートバイアス 制御手段と、

前記入力信号電圧を入力し、前記第2導電型のトランジ スタのゲートのバイアス電圧を制御する第2のゲートバ イアス制御手段と、

前記出力端子を前記入力信号電圧に応じて予備充電また は予備放電する予備充放電手段と、

を備え、

あらかじめ定められた基準電圧未満の低電位レベルを出 力する一出力期間において、第1の時刻で、前記出力端 子を予備放電し、前記第1乃至第4のスイッチはすべて

第2の時刻で、前記予備放電を停止し、前記第1のスイ ッチをオンし、

第3の時刻で、前記第1のスイッチをオン状態としたま ま、前記第4のスイッチをオンとし、

前記基準電圧以上の高電位レベルを出力する一出力期間 において、第1の時刻で、前記出力端子を予備充電し、 前記第1乃至第4のスイッチはすべてオフとされ、

第2の時刻で、前記予備充電を停止し、前記第2のスイ ッチをオンし、

第3の時刻で、前記第2のスイッチをオン状態としたま ま、前記第3のスイッチをオンとする構成とされてい る、ことを特徴とする駆動回路。

【請求項20】請求項1乃至19のいずれか一の前記駆 動回路において、

前記駆動回路の前記スイッチのオン、オフの制御が、前 記駆動回路に接続されるスイッチ制御手段によって行わ れる、ことを特徴とする駆動回路。

【請求項21】請求項1乃至20のいずれか一の前記駆 動回路をデータ線の駆動に用いた液晶表示装置。

【請求項22】第1、第2の参照電圧間に直列形態に接 続されている複数の抵抗を備え各タップから階調電圧を 生成する階調発生手段と、

デジタル信号を入力し前記階調発生手段の出力電圧から 対応する電圧を選択出力するデコード回路を備え、

前記デコード回路の出力を入力し、データ線を駆動する 駆動回路であって、請求項1乃至19のいずれか一の前

(6)

特開2003-22055

10

記駆動回路を複数備え、

前記各駆動回路におけるスイッチ制御を行うスイッチ制

前記駆動回路の前記電流源に対してバイアス電圧を供給 するバイアス回路と、

を備えている、ことを特徴とする駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、駆動回路に関し、 10 特に、容量負荷の駆動に好適とされる駆動回路に関す

[0002]

【従来の技術】この発明に関連する技術の刊行物とし

- (1) 特開平11-119750号
- (2) 特開2000-338461号公報 等が参照される。

【0003】図13は、特開平11-119750号公 報に開示されている液晶表示装置の駆動回路の構成の一 20 例を示す図である。図13を参照すると、この駆動回路 は、入力端子T1にスイッチ1031を介してソースが 接続され、ゲートとドレインが接続されたNチャネルM OSトランジスタ1011と、NチャネルMOSトラン ジスタ1011のドレインと高位側電源VDD間に接続 されたスイッチ1032と、NチャネルMOSトランジ スタ1011のゲートにゲートが共通接続され(共通接 続点ノードをV10とする)、ドレインがスイッチ10 33を介して高位側電源VDDに接続されたNチャネル MOSトランジスタ1012を備え、入力端子T1にス 30 イッチ1041を介してソースが接続され、ゲートとド レインが接続されたPチャネルMOSトランジスタ10 21と、PチャネルMOSトランジスタ1021のドレ インと高位側電源VDD間に接続されたスイッチ104 2と、PチャネルMOSトランジスタ1021のゲート にゲートが共通接続され(共通接続点ノードをV20と する)、ドレインがスイッチ1043を介して低位側電 源VSSに接続されたPチャネルMOSトランジスタ1 022を備え、NチャネルMOSトランジスタ1012 のソースとPチャネルMOSトランジスタ1022のソ 40 ースは共通接続され、出力端子T2に接続されている。 さらに、予備充電放電手段として、出力端子T2と高位 側電源VDD間に接続されたスイッチ1044と、出力 端子T2と低位側電源VSS間に接続されたスイッチ1 034を備えている。

【0004】図14(a)は、図13に示した従来の駆 動回路のスイッチの制御動作を示すタイミング図であ る。図14(b)は、図13に示した従来の駆動回路の 内部ノードV10、V20、出力電圧Voutの電圧波 形を示す図である。

50 【0005】図13、及び図14を参照して、従来の駆

11

【0006】次に、時刻t1にて、スイッチ1031、1032は、それぞれ、オン、オフとされる。この結果、トランジスタ1011の作用により、バイアス電圧は入力電圧Vinからトランジスタ1011のしきい値Vth1011だけずれた電圧に変化する。すなわちバイアス電圧V10は、

V 1 0 = V i n + V t h 1 0 1 1

となる。なおトランジスタのしきい値Vthはソースを 基準とした電位で表すものとする。

【0007】次に、時刻 t2にて、スイッチ1034はオフとされ、プリチャージモードは終了し、スイッチ1033がオンされる。この状態において、トランジスタ1012はソースフォロワとして作用するので、出力電圧V0utはトランジスタ1012のゲートのバイアス電圧V10よりNチャネルMOSトランジスタ1012のしきい値電圧Vth1012だけずれた電圧に変化する。すなわち出力電圧V0ut

 $V \circ u t = V \cdot 1 \cdot 0 - V \cdot t \cdot h \cdot 1 \cdot 0 \cdot 1 \cdot 2$

=Vin+Vth1011-Vth1012となる。 ここで、Vth1011=Vth1012であれば、Vout=Vin となり、出力電圧Voutは入力電圧 Vinとほぼ等しくなる。

【0008】時刻 t0'(=t3)にて、スイッチ1042、1044がオンとされ、プリチャージモードに入る。この結果、出力電圧Voutは上昇する。この状態において、スイッチ1041、1042は、それぞれ、オフ、オンとされているので、トランジスタ1021、1022のゲートのバイアス電圧V20は電源電圧VSSである。

【0009】次に、時刻 t1 にて、スイッチ104 1、1042 は、それぞれ、オン、オフとされる。この結果、トランジスタ1021 の作用により、バイアス電圧は入力電圧Vin ho P チャネルMOS トランジスタ 1021 のしきい値Vth1021 だけずれた電圧に変化する。すなわちバイアス電圧V20 は、

V 2 0 = V i n + V t h 1 0 2 1 となる。

【0010】次に、時刻 t2 にて、スイッチ104 4、1043はそれぞれ、オフ、オンとされ、プリチャージモードは終了する。この状態において、トランジスタ1022はソースフォロワとして作用するので、出力電圧V0utはトランジスタ1022のゲートのバイアス電圧V20よりトランジスタ1022のしきい値電圧

Vth1022だけずれた電圧に変化する。すなわち、 出力電圧Voutは

 $V \circ u t = V 2 0 - V t h 1 0 2 2$

= V i n + V t h 1 0 2 1 - V t h 1 0 2 2

となる。ここで、PチャネルMOSトランジスタ102 1、1022のしきい値電圧Vth1021 \rightleftharpoons Vth1022であれば、Vout \rightleftharpoons Vin となり、出力電圧 Voutは入力電圧Vinとほぼ等しくなる。なお、実際のLSI製造プロセスでは、MOSトランジスタのし きい値電圧は多少のばらつきをもつ場合があるが、集積回路内においてトランジスタ1011、1012、1021、1022は互いに近接させかつ同一サイズで形成することで、Vth1011 \rightleftharpoons Vth1012、Vth1021 \rightleftharpoons Vth1012を比較的容易に実現することができる。このように、出力電圧Voutを入力電圧Vinと等しくでき、ソースフォロワとして動作することにより高い電流供給能力でデータ線DLを駆動することができる。

【0011】この駆動回路は、トランジスタ1012、1022がそれぞれソースフォロワ動作し、充電、放電に要する電流以外流れず、低消費電力であるが、出力電圧Voutを速やかに入力電圧Vinと等しい電圧に駆動することは難しい。これはトランジスタのソースフォロワ動作において、実際のトランジスタの多くがゲート・ソース間電圧が閾値電圧付近となるときの電流駆動能力が徐々に小さく緩やかに変化する特性を有しているため、ソースフォロワ動作においてゲート・ソース間電圧が閾値電圧付近に到達して安定するまでに長い時間がかかってしまうからである。

30 【0012】図15は、特開2000-338461号 公報に記載されている駆動回路を示しており(同公報図 9参照)、ソースフォロワ型駆動回路において電流制御 を行うことで、速やかな駆動と高精度な電圧出力を可能 としている。

【0013】図15を参照すると、この従来の駆動回路 は、入力端子T1にスイッチ1031を介してソースが 接続され、ゲートとドレインが接続されたNチャネルM OSトランジスタ1011と、NチャネルMOSトラン ジスタ1011のドレインと高位側電源VDD間に接続 40 された電流源1013 (電流I11) と、NチャネルM OSトランジスタ1011のゲートにゲートが共通に接 続され、ドレインがスイッチ1033を介して髙位側電 源VDDに接続されたNチャネルMOSトランジスタ1 012を備え、NチャネルMOSトランジスタ101 1、1012の共通ゲートと高位側電源VDD間に接続 されたスイッチ1032を備え、入力端子T1にスイッ チ1041を介してソースが接続され、ゲートとドレイ ンが接続されたPチャネルMOSトランジスタ1021 と、PチャネルMOSトランジスタ1021のドレイン 50 と低位側電源VSS間に接続された電流源1023(電

流I21)とを備え、PチャネルMOSトランジスタ1 021のゲートにゲートが共通接続され、ドレインがス イッチ1043を介して低位側電源VSSに接続された PチャネルMOSトランジスタ1022を備え、Pチャ ネルMOSトランジスタ1021、1022の共通ゲー トは、スイッチ1042を介して低位側電源VSSに接 続され、NチャネルMOSトランジスタ1012とPチ ャネルMOSトランジスタ1022のソースは共通接続 され、出力端子T2に接続されている。さらに、予備充 電放電手段として、出力端子T2と高位側電源VDD間 に接続されたスイッチ1044と、出力端子T2と低位 側電源VSS間に接続されたスイッチ1034を備えて いる。さらに、出力端子T2と高位側電源VDD間にス イッチ1046と電流源1025 (電流I23) を備 え、出力端子T2と低位側電源VSS間にスイッチ10 36と電流源1015 (電流113)を備え、入力端子 T1と高位側電源VDD間にスイッチ1045と電流源 1024 (電流 I 22) を備え、入力端子 T 1と低位側 電源VSS間にスイッチ1035と電流源1014(電 流 I 1 2) を備えている。出力端子T 2 には、図示され 20 圧範囲は、 ない容量性負荷が接続されているものとする。

【0014】図15に示した駆動回路の動作について、 図16を参照して説明する。図16(a)には、例えば 電圧Vm以下の任意のレベルの電圧を出力する1出力期 間(時刻t0-t3)と、電圧Vm以上の任意のレベル の電圧を出力する1出力期間(時刻 t 0 '- t 3')と の2出力期間とが示されている。また、図16(b)に は、トランジスタ1011、1012のゲート・ソース 間電圧Vgs1011(I11)、Vgs1012(I 13) がそれぞれ等しく、トランジスタ1021、10 22のゲート・ソース間電圧 Vgs1021(I2 1)、Vgs1022(I23)がそれぞれ等しくなる ように電流 I 1 1、 I 1 3、 I 2 1、 I 2 3 を制御し、 出力電圧Voutに入力電圧Vinと等しい電圧を出力 する場合の電圧波形図である。なお、 Vgs1011 (111)は、トランジスタ1011のドレイン電流が I 1 1 のときのソースに対するゲート電圧 (ゲート・ソ ース間電圧)である。

【0015】図16を参照すると、時刻t0にスイッチ1032、1034がオンとされ、スイッチ1042、1044、1041、1045、1043、1046は全てオフとされる。ノードV10は、スイッチ1032

 $V \circ u t = V 2 0 - V g s 1 0 2 2 (I 2 3)$

= V i n + V g s 1 0 2 1 (I 2 1) - V g s 1 0 2 2 (I 2 3)

で安定となる。ここでVgs1021(I21)とVgs1022(I23)は負の値で、共に等しくなるように電流I21、I23を制御すれば、出力電圧Voutは入力電圧Vinに等しくなる。また、このとき出力電圧範囲は、

VSS-Vgs1022 (I23) $\leq Vout \leq VDD$

を介して電圧 V D D に プリチャージされ、 時刻 t 1 では、スイッチ 1 0 3 2 がオフ、スイッチ 1 0 3 1、 1 0 3 5 がオンし、以降、入力電圧 V i n からトランジスタ 1 0 1 1 の ゲート・ソース 間電圧 V g s 1 0 1 1 (I 1) だけずれた電圧に変化し、

V10=Vin+Vgs1011(I11)
で安定となる。出力電圧Voutは、時刻t0にスイッチ1034がオンとされると電圧VSSにプリチャージされ、時刻t2でスイッチ1034がオフ、スイッチ1
0033、1036がオンとされると、時刻t2以後、トランジスタ1012のソースフォロワ動作により電圧V10からトランジスタ1012のゲート・ソース間電圧Vgs1012(I13)だけずれた電圧に変化し、Vout=V10-Vgs1012(I13)で安定となる。

【0016】ここで、Vgs1011(I11)とVgs1012(I13)は正の値で、共に等しくなるように電流I11、I13を制御すれば、出力電圧Voutは入力電圧Vinと等しくなる。また、このとき出力電圧範囲は

 $VSS \leq Vout \leq VDD - Vgs1012$ (I13)

【0017】時刻t0'-t3'の場合、時刻t0'にスイッチ1042、1044がオンとされ、スイッチ1032、1034、1031、1035、1033、1036は全てオフとされる。電圧V20は、スイッチ1042を介して電圧VSSにプリチャージされ、時刻t1'では、スイッチ1042がオフ、スイッチ1041、1045がオンし、以降、入力電圧Vinからトランジスタ1021のゲート・ソース間電圧Vgs1021(I21)(<0)だけずれた電圧に変化し、V20=Vin+Vgs1021(I21)で安定となる。

【0018】出力電圧Voutは、時刻t0'にスイッチ1044がオンとされると電圧VDDにプリチャージされ、時刻t2'でスイッチ1044がオフ、スイッチ1043、1046がオンとされると、時刻t2'以後、トランジスタ1022のソースフォロワ動作により電圧V20からトランジスタ1022のゲート・ソース40間電圧Vgs1022(I23)(<0)だけずれた電圧に変化し、

【0019】図15に示した構成の場合、スイッチ1031,1035はタイミングt1~t3、スイッチ1033、1036はタイミングt2~t3にオン、スイッチ1041、1045はt1'~t3'、スイッチ1043、1046はタイミングt2'~t3'にオンとな50るため、ほぼ定常的に動作維持電流を流しており、静消

15 費電力が生じる点で、改良の余地があることを、本発明 者は知見した。

【0020】図17は、特開2000-338461号公報に記載されている駆動回路を示している(同公報図12参照)。図15に示した構成よりも、素子数やスイッチング制御信号の数を減らしている。

【0021】図17を参照すると、この駆動回路は、図 15に示した駆動回路の構成から、電流制御回路101 4、1024、及びスイッチ1035、1045を取り 去り、新たにPチャネルMOSトランジスタ1016、 及びNチャネルMOSトランジスタ1026を付加した 回路である。PチャネルMOSトランジスタ1016 は、ソース、ドレインを、それぞれNチャネルMOSト ランジスタ1011のゲート(ドレイン)、ソースに接 続され、ゲートには電圧BIASPが与えられ、Nチャ ネルMOSトランジスタ1026は、ソース、ドレイン をそれぞれPチャネルMOSトランジスタ1021のゲ ート(ドレイン)、ソースに接続され、ゲートは電圧B IASNが与えられる。電圧BIASPは、Pチャネル MOSトランジスタ1025のゲートにも供給される。 電圧BIASNは、NチャネルMOSトランジスタ10 15のゲートにも供給される。PチャネルMOSトラン ジスタ1016は、PチャネルMOSトランジスタ10 13より閾値電圧が小さく、同じゲート電圧に対してP チャネルMOSトランジスタ1013より十分高い電流 供給能力をもつものとし、NチャネルMOSトランジス タ1026も、NチャネルMOSトランジスタ1023 より閾値電圧が小さく、同じゲート電圧に対してNチャ ネルMOSトランジスタ1023より十分高い電流供給 能力をもつものとする。そしてNチャネルMOSトラン ジスタ1011、PチャネルMOSトランジスタ101 3、1016で構成される回路ブロックを回路ブロック 1010とし、PチャネルMOSトランジスタ102 1、NチャネルMOSトランジスタ1023、1026 で構成される回路プロックを回路プロック1020とす る。PチャネルMOSトランジスタ1016は、入力信 号電圧Vinが電源電圧VDD付近でNチャネルMOS トランジスタ1011がオフする状態に近いときにオン となり、入力端子T1と電源VDD間に流れる電流源1 013で制御される電流が遮断されないようにする作用 をもつ。またNチャネルMOSトランジスタ1026 は、入力信号電圧Vinが電源電圧VSS付近でPチャ ネルMOSトランジスタ1021がオフする状態に近い ときにオンとなり、入力端子T1と電源VSS間に流れ る電流源1023で制御される電流が遮断されないよう にする作用をもつ。したがって図16におけるt0~t 3では回路プロック1020及びスイッチ1041は図 15の電流源1014とスイッチ1035と同様の作用 を行わせることができ、図16における t0'~ t3' では回路プロック1010及びスイッチ1031は図1

5の電流源1024とスイッチ1045と同様の作用を行わせることができる。これにより図17の電圧波形図は図16(b)と同様の駆動が可能である。

【0022】図17に示した回路においても、図15に示した駆動回路と同様、ほぼ定常的に動作維持電流を流しており、静消費電力が生じ、改良の余地があることを、本発明者は知見した。

[0023]

【発明が解決しようとする課題】したがって、この発明 10 が解決しようとする課題は、フォロワ動作の駆動回路において、消費電力の低減を図りながら、高精度出力を可能とする駆動回路並びに該駆動回路を備えた液晶表示装置を提供することにある。

[0024]

【課題を解決するための手段】上記課題を解決するため の手段を提供する本発明に係る駆動回路は、その一つの アスペクトによれば、出力端子と第1の電源間に直列形 態に接続されている、フォロワ構成のトランジスタ及び 第1のスイッチと、前記出力端子と第2の電源間に直列 20 形態に接続されている、第1の電流源及び第2のスイッ チと、入力信号電圧に基づき前記フォロワ構成のトラン ジスタに入力バイアス電圧を供給するバイアス制御手段 と、を備え、データ出力期間の一のタイミングで、前記 第1のスイッチをオンして、前記トランジスタをフォロ ワ動作させ、前記出力端子電圧を前記入力信号電圧に対 応して規定されるある電圧付近まで駆動し、該一のタイ ミングの後のタイミングで、前記第2のスイッチをオン して前記第1及び第2のスイッチをともにオン状態と し、前記後のタイミングより、前記入力信号電圧に対応 して規定される前記ある電圧まで駆動する構成とされて いる。

【0025】他のアスペクトによれば、本発明に係る駆 動回路は、出力端子と高電位電源間に直列形態に接続さ れている、ソースフォロワ構成の第1導電型の第1のM OSトランジスタ及び第1のスイッチと、前記出力端子 と低電位電源間に直列形態に接続されている、第1の電 流源及び第2のスイッチと、入力信号電圧に基づき前記 第1のMOSトランジスタにゲートバイアス電圧を供給 する第1のゲートバイアス制御手段と、を備え、データ 40 出力期間の一のタイミングで、前記第1のスイッチをオ ンして、前記第1のMOSトランジスタをソースフォロ ワ動作させ、前記出力端子電圧を前記入力信号電圧に対 応して規定されるある電圧付近まで駆動し、前記一の夕 イミングの後のタイミングで、前記第2のスイッチをオ ンして前記第1及び第2のスイッチをともにオン状態と する手段を備え、前記第1のMOSトランジスタのドレ イン電流を制御する前記後のタイミングより、前記入力 信号電圧に対応して規定されるある電圧まで駆動する。

【0026】また本発明に係る駆動回路は、出力端子と 50 低電位電源間に直列形態に接続されている、ソースフォ

ロワ構成の第2導電型の第2のMOSトランジスタ及び第3のスイッチと、前記出力端子と高電位電源間に直列形態に接続されている、第2の電流源及び第4のスイッチと、入力信号電圧に基づき前記第2のMOSトランジスタにゲートバイアス電圧を供給する第2のゲートバイアス電圧を供給する第2のゲートバイアス間にを供給する第2のゲートバイアス間にを供給する第2のゲートバイアス間にを供給する第2のゲートバイアス間にを供給する第2のゲートバイアス間にを供給する第2のMOSトランジスタをソースフォロワ動作させ、前記第2のMOSトランジスタをソースフォロワ動作させ、前記第2のMOSトランジスタのドレインはに対応して規定されるのスイッチをオン状態とする手段を備え、前記第2のMOSトランジスタのドレイン電流を制御する前記とのタイミングより、前記入力信号電圧に対応して規定されるある電圧まで駆動する。

17

【0027】本発明において、前記第1のゲートバイアス制御手段は、ドレインとゲートが、前記第1のMOSトランジスタのゲートと共通接続され、ソースが第5のスイッチを介して前記入力端子に接続された第1導電型の第3のMOSトランジスタを備え、前記第3のMOSトランジスタのドレインと前記高位側電源間に直列形態に接続されている、第3の電流源及び第6のスイッチと、前記入力端子と第5のスイッチの接続点と前記低位側電源間に直列形態に接続されている、第4の電流源及び第7のスイッチと、前記第1、第3のMOSトランジスタのゲートの共通接続点と前記高位側電源間に接続された第8のスイッチと、を備えている。

【0028】本発明において、前記第2のゲートバイアス制御手段は、ドレインとゲートが前記第2のMOSトランジスタのゲートと共通接続され、ソースが、第9のスイッチを介して前記入力端子に接続された第2導電型の第4のMOSトランジスタを備え、前記第4のMOSトランジスタのドレインと低位側電源間に直列形態に接続されている、第5の電流源及び第10のスイッチと、前記入力端子と前記第9のスイッチの接続点と前記高位側電源間に直列形態に接続されている、第6の電流源及び第11のスイッチと、前記第2、第4のMOSトランジスタのゲートの共通接続点と前記低位側電源間に接続された第12のスイッチと、を備えている。

[0029]

【発明の実施の形態】発明の実施の形態について説明する。図1は、本発明の一実施の形態に係る駆動回路の基本構成を示す図である。図1を参照すると、出力端子(T2)と電源(VDD)間に直列形態に接続されている、フォロワ構成のトランジスタ(111)及びスイッチ(131)と、出力端子(T2)と電源(VSS)間に直列形態に接続されている、電流源(113)及びスイッチ(132)と、入力信号電圧に基づきトランジスタ(111)にバイアス電圧を供給するバイアス制御手段(11)と、を備えている。データ出力期間の一のタ

イミングで、スイッチ(131)をオンして、トランジスタ(111)をフォロワ動作させ、出力端子電圧Voutを入力信号電圧Vinに対応して規定されるある電圧付近まで駆動し、-のタイミングの後のタイミングで、スイッチ(132)をオンし(スイッチ(131)もオン)、後のタイミングより入力信号電圧Vinに対応して規定される、該ある電圧まで駆動する。

【0030】さらに、出力端子(T2)と電源(VSS)間に直列形態に接続されている、フォロワ構成のト10ランジスタ(121)及びスイッチ(141)と、出力端子(T2)と電源(VDD)間に直列形態に接続されている、電流源(123)及びスイッチ(142)と、入力信号電圧に基づきトランジスタ(121)にバイアス電圧を供給するバイアス制御手段(12)と、を備えている。データ出力期間の一のタイミングで、スイッチ(141)をオンして、トランジスタ(121)をフォロワ動作させ、出力端子電圧Voutを入力信号電圧Vinに対応して規定されるある電圧付近まで駆動し、一のタイミングの後のタイミングで、スイッチ(142)をオンし(スイッチ(141)もオン)、後のタイミングより入力信号電圧Vinに対応して規定される、該ある電圧まで駆動する。

【0031】より詳細には、この実施の形態に係る駆動 回路は、高位側電源(VDD)と出力端子(T2)との 間に直列形態に接続されている、ソースフォロワ構成の 第1導電型のトランジスタ(111)及び第1のスイッ チ(131)と、低位側電源(VSS)と出力端子(T 2) との間に直列形態に接続されてなる第1の電流源 (113)及び第2のスイッチ(132)と、出力端子 (T2) と低位側電源(VSS) との間に直列形態に接 続されてなる、ソースフォロワ構成の第2導電型のトラ ンジスタ(121)及び第3のスイッチ(141)と、 高位側電源(VDD)と出力端子(T2)との間に直列 形態に接続されてなる、第2の電流源(123)及び第 4のスイッチ(142)と、入力端子(T1)から入力 信号電圧Vinを入力し、第1導電型のトランジスタ (111) のゲートのバイアス電圧を制御する第1のゲ ートバイアス制御手段(11)と、入力信号電圧Vin を入力し、第2導電型のトランジスタ(121)のゲー 40 トのバイアス電圧を制御する第2のゲートバイアス制御 手段(12)と、出力端子(T2)を予備充電または予 備放電する予備充放電手段(13)と、を備えている。 なお第1のゲートバイアス制御手段(11)は、第1導 電型のトランジスタ(111)のゲートに供給するバイ アス電圧と入力信号電圧Vinに対応して規定される所 望の電圧との電圧差が、第1導電型のトランジスタ (1 11)に第1の電流源(113)で制御される電流が流 れるときのゲート・ソース間電圧と等しくなるようなバ イアス電圧を供給できるものとする。また第2のゲート 50 バイアス制御手段(12)は、第2導電型のトランジス

タ(121)のゲートに供給するバイアス電圧と入力信号電圧Vinに対応して規定される所望の電圧との電圧差が、第2導電型のトランジスタ(121)に第2の電流源(123)で制御される電流が流れるときのゲート・ソース間電圧と等しくなるようなバイアス電圧を供給できるものとする。

【0032】この実施の形態において、トランジスタ (111、121)のソースフォロワ駆動において、トランジスタ (111、121)のドレイン電流を制御する期間と遮断する期間(スイッチ (132、142)をオフする期間)を設け、遮断期間の消費電力を削減する。

【0033】低電位レベルの入力信号電圧Vinが入力される一データの出力期間において、第1のタイミング期間(図2の時刻 t0~t1)で、第1乃至第4のスイッチ(131、132、141、142)はすべてオフとされ、出力端子(T2)を予備充放電手段(13)で所望の電圧以下の電圧に予備放電する。

【0034】第2のタイミング期間(図2の時刻t1~t2)で、予備放電を停止し、第1のスイッチ(131)をオンする。これにより第1導電型のトランジスタ(111)のソースフォロワ動作が可能となり、出力端子(T2)を所望の電圧付近まで引き上げることができる。なおこの期間は高位電源(VDD)から低位電源(VSS)に貫通電流は流れないため静消費電力は生じない。またこの期間では必ずしも速やかに電圧を確定しなくてもよいため、第1導電型のトランジスタ(111)は、そのゲート・ソース間電圧が閾値電圧付近で電流駆動能力が十分小さく緩やかに変化する特性を有するものでもよい。

【0035】第3のタイミング期間(図2の時刻 t 2~ t 3)で、第1のスイッチ(131)をオン状態としたまま、第2のスイッチ(132)をオンとする。これにより第1導電型のトランジスタ(111)のソースフォロワ動作は、第1導電型のトランジスタ(111)のドレイン電流が第1の電流源(113)により制御される電流と等しくなるところで速やかに安定し、出力端子(T2)を所望の電圧に高精度に駆動することができる。

【0036】また、高電位レベルの入力信号電圧Vinが入力される別の一出力期間において、第1のタイミング期間(図2の時刻t0~t1)で、第1乃至第4のスイッチはすべてオフとされ、出力端子(T2)を予備充放電手段(13)で所望の電圧以上の電圧に予備充電する。

【0037】第2のタイミング期間(図2の時刻 t1 ~t2)で、予備充放電手段(13)で予備充電を停止し、第3のスイッチ(141)をオンする。これにより第2 導電型のトランジスタ(121)のソースフォロワ動作が可能となり、出力端子(T2)を所望の電圧付

近まで引き下げることができる。なおこの期間は高位電源 (VDD) から低位電源 (VSS) に貫通電流は流れない。またこの期間では必ずしも速やかに電圧を確定しなくてもよいため、第2導電型のトランジスタ (121) は、そのゲート・ソース間電圧が閾値電圧付近で電流駆動能力が十分小さく緩やかに変化する特性を有するものでもよい。

【0038】第3のタイミング期間(図2の時刻t2'~t3')で、第3のスイッチ(141)をオン状態と10 したまま、第4のスイッチ(142)をオンとする。これにより第2導電型のトランジスタ(121)のソースフォロワ動作は、第2導電型のトランジスタ(121)のドレイン電流が第2の電流源(123)により制御される電流と等しくなるところで速やかに安定し、出力端子(T2)を所望の電圧に高精度に駆動することができる。

【0039】この実施の形態の駆動回路においては、スイッチ(132)(142)がオフとされる遮断期間においても、トランジスタ(111)(121)のソース フォロワ動作が行われるため、この間、静消費電力を消費せずに、所望の電圧付近まで駆動することができ、その後、トランジスタのドレイン電流を制御する期間に、所望の電圧まで高い電圧精度で駆動することができる。このため、高い出力精度を保ちながら、図15、図17等を参照して説明した従来の駆動回路よりも、消費電力を低減することができる。

【0040】この実施の形態の駆動回路において、第1の電流源(113)及び第2の電流源(123)で制御する電流は、第3のタイミング期間(図2の時刻t2~30 t3及び時刻t2~t3、)において第1導電型のトランジスタ(111)及び第2導電型のトランジスタ(121)のソースフォロワ動作により出力端子(T2)が速やかに所望の電圧に駆動することのできる電流レベルであればよく、低い電流レベルに抑えて消費電力を小さくすることができる。

【0041】この実施の形態の駆動回路において、第1のゲートバイアス制御手段(11)は、好ましくは、図3を参照すると、ドレインとゲートが、前記第1のMOSトランジスタ(111)のゲートと共通接続され、ソ40一スが第5のスイッチ(133)を介して入力端子(T1)に接続された第1導電型の第3のMOSトランジスタ(112)のドレインと高位側電源(VDD)間に直列形態に接続されている、第3の電流源(114)及び第6のスイッチ(134)と、入力端子(T1)と第5のスイッチ(133)の接続点と低位側電源(VSS)間に直列形態に接続されている、第4の電流源(115)及び第7のスイッチ(135)と、第1、第3のMOSトランジスタ(111、112)のゲートの共通接続点と高位側50電源(VDD)間に接続された第8のスイッチ(13

6)と、を備えている。

【0042】この実施の形態の駆動回路において、第2のゲートバイアス制御手段(12)は、ドレインとゲートが前記第2のMOSトランジスタ(121)のゲートと共通接続され、ソースが、第9のスイッチ(143)を介して入力端子(T1)に接続された第2導電型の第4のMOSトランジスタ(122)と、第4のMOSトランジスタのドレインと低位側電源(VSS)間に直列形態に接続されている、第5の電流源(124)及び第10のスイッチ(144)と、入力端子(T1)と第9のスイッチ(143)の接続点と高位側電源(VDD)間に直列形態に接続されている、第6の電流源(125)及び第11のスイッチ(145)と、第2、第4のMOSトランジスタ(121、122)のゲートの共通接続点と低位側電源(VSS)間に接続された第12のスイッチ(146)と、を備えている。

【0043】この実施の形態の駆動回路のスイッチ制御において、入力信号電圧 $Vinが低電位データのデータ出力期間は、図4を参照すると、4つの期間よりなり、第1のタイミング期間(時刻<math>t0\sim t1$)では出力端子(T2)を所望の電圧以下に予備放電し、第8のスイッチ(136)をオンし、残りの第1乃至第7、第9乃至第12のスイッチはオフ状態とされる。第8のスイッチ(136)がオンされることにより、第1導電型の第1のMOSトランジスタ(111)及び第3のMOSトランジスタ(112)の共通ゲートは高位電源(VDD)に充電される。

【0044】第2のタイミング期間(時刻 t 1~t 2)では、引き続き出力端子(T 2)を予備放電し、第8のスイッチ(136)がオフされ、第5のスイッチ(133)がオンされる。これにより第3のMOSトランジスタ112の作用で、第1のMOSトランジスタ(111)のゲートバイアス電圧は、入力信号電圧V inより第3のMOSトランジスタ(112)の閾値電圧だけずれた電圧となる。

【0045】第3のタイミング期間(時刻 t 2~t 3)では、出力端子(T2)の予備放電は終了し、第1のスイッチ(131)がオンされ、第5のスイッチ(133)はオン状態とされる。これにより第1導電型の第1のMOSトランジスタ(111)のソースフォロワ動作が可能となり、出力端子(T2)をゲートバイアス電圧から第1のMOSトランジスタ(111)の閾値電圧だけずれた電圧に引き上げる。

【0046】第4のタイミング期間(時刻 $t3 \sim t4$) では、第2のスイッチ(132)がオンされ、第1のスイッチ(131)と、第5のスイッチ(133)はオン状態とされ、前記第6のスイッチ(134)、前記第7のスイッチ(135)がオンされる。これにより第3のMOSトランジスタには第3の電流源(114)で制御される電流が流れ、それにより第3のMOSトランジス

タのゲート・ソース間電圧は定まり、第1のMOSトラ ンジスタ(111)へのゲートバイアス電圧は、入力信 号電圧Vinより第3のMOSトランジスタ(112) のゲート・ソース間電圧だけずれた電圧となる。また第 1のMOSトランジスタ(111)のソースフォロワ動 作は、ゲートバイアス電圧から第1のMOSトランジス 夕(111)のゲート・ソース間電圧だけずれた電圧に 出力端子(T2)を速やかに引き上げて安定する。この ときの第1のMOSトランジスタ(111)のゲート・ 10 ソース間電圧は、第1の電流源(113)により制御さ れる電流 I 13により定まる。したがって第1の電流源 (113)及び第3の電流源(114)の電流を最適に 設定することにより入力信号電圧Vinに応じた所望の 電圧を出力端子 (T2) に出力することができる。簡単 には、第1のMOSトランジスタ(111)と第3のM OSトランジスタ(112)のそれぞれのゲート・ソー ス間電圧が等しくなるように第1の電流源(113)及 び第3の電流源(114)の電流を設定すれば、入力信 号電圧Vinと等しい電圧を出力端子(T2)に出力す 20 ることができる。

【0047】入力信号電圧が高電位データのデータ出力期間は、4つの期間よりなり、第1のタイミング期間(時刻 t 0 $^{\prime}$ \sim t 1 $^{\prime}$)では出力端子(T 2)を所望の電圧以上に予備充電し、第12のスイッチ(146)をオンし、残りの第1乃至第11のスイッチがオフ状態とされる。第12のスイッチ(146)がオンされることにより、第2導電型の第2のMOSトランジスタ(121)及び第4のMOSトランジスタ(122)の共通ゲートは低位電源(VSS)に放電される。

【0048】第2のタイミング期間(時刻t1'~t2')では、引き続き出力端子(T2)を予備充電し、第12のスイッチ(146)がオフされ、第9のスイッチ(143)がオンされる。これにより第4のMOSトランジスタ(122)の作用で、第2のMOSトランジスタ(121)のゲートバイアス電圧は、入力信号電圧Vinより第4のMOSトランジスタ(122)の閾値電圧だけずれた電圧となる。

【0049】第3のタイミング期間(時刻t2'~t3')では、出力端子(T2)の予備充電は終了し、第3のスイッチ(141)がオンされ、第9のスイッチ(143)はそのままオン状態とされる。これにより第2導電型の第2のMOSトランジスタ(121)のソースフォロワ動作が可能となり、出力端子(T2)をゲートバイアス電圧から第2のMOSトランジスタ(121)の閾値電圧だけずれた電圧まで引き下げる。

【0050】第4のタイミング期間(時刻 t3 ~ t 4')では、第4のスイッチ(142)がオンされ、第3のスイッチ(141)と第9のスイッチ(143)はそのままオン状態とされ、第10のスイッチ(144)、第11のスイッチ(145)がオンされる。これ

50

により第4のMOSトランジスタ(122)には第5の

23

電流源(124)で制御される電流が流れ、それにより 第4のMOSトランジスタ(122)のゲート・ソース 間電圧は定まり、第2のMOSトランジスタ(121) へのゲートバイアス電圧は、入力信号電圧Vinより第 4のMOSトランジスタ(122)のゲート・ソース間 電圧だけずれた電圧となる。また第2のMOSトランジ スタ(121)のソースフォロワ動作は、ゲートバイア ス電圧から第2のMOSトランジスタ(121)のゲー ト・ソース間電圧だけ高い電圧に出力端子(T2)を速 やかに引き下げて安定する。このときの第2のMOSト ランジスタ(121)のゲート・ソース間電圧は、第2 の電流源(123)により制御される電流 I23により 定まる。したがって第2の電流源(123)及び第5の 電流源(124)の電流を最適に設定することにより入 カ信号電圧Vinに応じた所望の電圧を出力端子(T 2) に出力することができる。簡単には、第2のMOS トランジスタ(121)と第4のMOSトランジスタ (122) のそれぞれのゲート・ソース間電圧が等しく なるように第2の電流源(123)及び第5の電流源 (124) の電流を設定すれば、入力信号電圧 Vinと 等しい電圧を出力端子(T2)に出力することができ る。この実施の形態の第1のゲートバイアス制御手段 (11) 及び第2のゲートバイアス手段(12) におい て、第4の電流源(115)は第3の電流源(114)

と等しい電流に制御し、第6の電流源(125)は第5 の電流源(124)と等しい電流に制御する。これによ り入力端子(T1)から十分な電流供給ができない場合 でも、第4のタイミング期間(図4の(時刻t3~t 4) 及び(時刻 t 3 '~ t 4')) に、入力信号電圧 V inに対して第1のMOSトランジスタ(111)及び 第2のMOSトランジスタ(121)へのゲートバイア ス電圧を速やかに与えることができる。尚、入力端子 (T1) から十分な電流供給が可能な場合には、入力信

号電圧Vinに対して第1のMOSトランジスタ(11 1)及び第2のMOSトランジスタ(121)へのゲー トバイアス電圧を速やかに与えることができるので、第 4の電流源(115)、第7のスイッチ(135)及び 第6の電流源(125)及び第11のスイッチ(14 5) は設けなくてもよい。この実施の形態の駆動回路の

予備充放電手段(13)の制御において、出力端子(T 2) の予備放電又は予備充電は、第1のタイミング期間 (図4の時刻t0~t1及び時刻t0'~t1') 及び 第2のタイミング期間(図4の時刻t1~t2及び時刻 t1'~t2')の両方で行っているが、第1のタイミ ング期間と第2のタイミング期間のどちらか一方だけで もよい。

【0051】この実施の形態に係る駆動回路は、図1 5、図17等に示した駆動回路と比べて、特段の低消費 電力化を実現するとともに、高精度の電圧出力を実現し ており、アクティブマトリクス型表示装置のデータ線駆 動回路(図12の100)に適用して好適とされ、特 に、バッテリ駆動の携帯端末の液晶表示装置等に適用し て好適とされる。

[0052]

【実施例】上記した実施の形態についてさらに詳細に説 明すべく、本発明を、具体的に適用した各種実施例を示 す図面を参照して詳細に説明する。

【0053】図1は、本発明の一実施例をなす駆動回路 10 の回路構成を示す図である。この実施例の駆動回路は、 フォロワ構成の出力段トランジスタを有し、入力信号電 圧Vinと等しい電圧を出力電圧Voutとして出力す る駆動回路である。

【0054】より詳細には、図1を参照すると、この駆 動回路は、ドレインがスイッチ131を介して高位側電 源VDDに接続され、ソースが出力端子T2に接続され たNチャネルMOSトランジスタ111と、ドレインが スイッチ141を介して低位側電源VSSに接続され、 ソースが出力端子T2に接続されたPチャネルMOSト 20 ランジスタ121と、出力端子T2と低位側電源VSS に直列に接続された電流源113とスイッチ132と、 出力端子T2と高位側電源VDDに直列に接続された電 流源123とスイッチ142とを備え、入力電圧Vin を受けて出力電圧Voutが入力電圧Vinと等しくな るようにゲート電圧を制御するゲートバイアス制御手段 11、12と、出力端子T2を入力信号電圧Vinに応 じて、予備充電または予備放電する予備充放電手段13 と、を備えている。ゲートバイアス制御手段11は、ト ランジスタ111のゲートに供給するバイアス電圧と入 力電圧Vinとの電圧差が、トランジスタ111に電流 源113で制御される電流が流れるときのゲート・ソー ス間電圧と等しくなるようなバイアス電圧を供給でき る。また第2のゲートバイアス制御手段12は、トラン ジスタ121のゲートに供給するバイアス電圧と入力電 圧Vinとの電圧差が、トランジスタ121に電流源1 23で制御される電流が流れるときのゲート・ソース間 電圧と等しくなるようなバイアス電圧を供給できる。な お、出力端子T2と低位側電源VSS間に直列接続され るスイッチ132と電流源113の順番、出力端子T2 40 と電源VDD間に直列形態に接続されているスイッチ1 42と電流源123の順番は任意でよく、また、トラン ジスタ111のドレインを電源VDDに接続し、そのソ ースと出力端子T2間にスイッチ131を接続する構成 としてもよく、トランジスタ112のドレインを電源V SSに接続し、そのソースと出力端子T2間にスイッチ 141を接続する構成としてもよい。

【0055】図2は、図1に示した駆動回路のスイッチ の制御動作を示す図であり、1 データ出力期間を3つの 駆動期間で構成した例である。図1及び図2を参照し 50 て、本発明の一実施例の制御動作について説明する。

【0056】入力電圧レベルVinが低電位レベルのときには、期間 $t0\sim t1$ において、予備充放電手段13は、出力端子T2を入力信号電圧Vin以下の電圧に予備放電し、スイッチ131、132、141、142は全てオフとする。

【0057】期間 t $1 \sim t$ 2 では、予備充放電手段 1 3 を停止し、スイッチ 1 3 1 のみオンとすることにより、NチャネルMOSトランジスタ 1 1 1 のソースフォロワ動作により、出力電圧はV i n 付近まで駆動される。この間、静消費電力は生じない。

【0058】期間 $t2\sim t3$ では、スイッチ132をオンし、スイッチ131、132がともにオンすることにより、トランジスタ111に電流源113で制御する電流が流れることにより、トランジスタ111のゲート・ソース間電圧が速やかに確定し、高精度出力を実現する。

【0059】入力電圧レベルVinが高電位レベルのときには、期間 $t0'\sim t1'$ において、予備充放電手段13は出力端子T2を入力信号電圧Vin以上の電圧に予備充電し、スイッチ131、132、141、142は全てオフとする。

【0060】期間 t 1 ~ t 2 では予備充放電手段 1 3 を停止し、スイッチ 1 4 1 のみオンとすることにより、PチャネルMOSトランジスタ 1 2 1 のソースフォロワ動作により出力電圧はV i n付近まで駆動される。期間 t 1 ~ t 2 では静消費電力は生じない。期間 t 2 ~ t 3 では、スイッチ 1 4 2 をオンし、スイッチ 1 4 1、142 がともにオンすることにより、トランジスタ 1 2 1 に電流源 1 2 3 で制御する電流が流れることにより、トランジスタ 1 2 1 のゲート・ソース間電圧が速やかに確定し、高精度出力を実現する。

【0061】上記したスイッチの制御動作は、駆動回路を制御するスイッチ制御回路(図1では図示されない、図12のスイッチ制御手段101参照)により制御される。スイッチ制御回路の回路構成は、図2の機能仕様を満たすものであればその回路構成は任意である。

【0062】この実施例においては、例えば携帯電話用 TFT (thin film transistor) -LCD (液晶表示装置) など解像度の低いパネル用のデータ線駆動回路のように 1 データ出力期間が比較的長い場合には、期間 t 0 ~ t 2 、期間 t 0 ~ t 2 、を長く設け、 1 データ出力期間の画素への書き込み電圧を最終的に確定するセトリング時間を期間 t 2 ~ t 3 に割り当てるることにより、画素書き込み電圧を高精度に行うとともに消費電力を大幅に削減することができる。

【0063】図3は、図1に示した本発明の一実施例の 駆動回路におけるゲートバイアス制御手段11、12の それぞれの構成の一例を示す図である。図3を参照する と、ゲートバイアス制御手段11は、ドレインとゲート がトランジスタ111のゲートと共通接続され、ソース

がスイッチ133を介して入力端子T1に接続されたN チャネルMOSトランジスタ112を備え、Nチャネル MOSトランジスタ112のドレインに一端が接続され た電流源114と、電流源114の他端と電源VDD間 に接続されるスイッチ134と、入力端子T1とスイッ チ133の接続点に一端が接続された電流源115と、 電流源115の他端と電源VSS間に接続されるスイッ チ135と、NチャネルMOSトランジスタ111、1 12のゲートの共通接続点と電源VDD間に接続された スイッチ136を備えて構成されている。

【0064】ゲートバイアス制御手段12は、ドレイン とゲートがトランジスタ121のゲートと共通接続さ れ、ソースがスイッチ143を介して入力端子T1に接 続されたPチャネルMOSトランジスタ122を備え、 PチャネルMOSトランジスタ122のドレインに一端 が接続された電流源124と、電流源124の他端と電 源VSS間に接続されるスイッチ144と、入力端子T 1とスイッチ143との接続点に一端が接続された電流 源125と、電流源125の他端と電源VDD間に接続 されるスイッチ145と、PチャネルMOSトランジス 20 タ121、122のゲートの共通接続点と電源VSS間 に接続されたスイッチ146を備えて構成されている。 なお、図3において、予備充放電手段13、スイッチ1 31、132、141、142、電流源113、12 3、トランジスタ111、121は、図1に示した構成 と同様である。

【0065】図4は、図3に示した駆動回路のスイッチ制御動作を表形式にまとめた図である。すなわち図4に示す制御動作の例は、1データ出力期間を4つの駆動期間で構成したものであり、図4(a)は、低電位レベルの1データ出力期間、図4(b)は高電位レベルの1データ出力期間のスイッチのオン、オフが表形式で示されている。図4を参照して、ゲートバイアス制御手段11、12の動作について説明する。

【0066】入力電圧レベルVinが低電位レベルのときには、時間 $t0\sim t1$ において、スイッチ136のみオンとし、トランジスタ111、112のゲートを高位側電源VDDに充電する。

【0067】時間 t 1~t 2で、スイッチ136をオ 40 フ、スイッチ133をオンとすると、トランジスタ11 1、112のゲートは、トランジスタ112のゲート・ ソース間電圧が閾値電圧となるように変化する。

【0068】時間 $t2\sim t3$ に、スイッチ131をオンとして、トランジスタ111をソースフォロワ動作させると、トランジスタ111も予備放電された出力端子T2の電圧を引き上げて、ゲート・ソース間電圧が閾値電圧付近となる電圧までに変化するため、出力電圧Voutは、Vin付近まで駆動される。

【0069】時間t3~t4で、スイッチ132、13 50 3、134、135をオンとしたとき、トランジスタ1

11、112のゲート・ソース間電圧が等しくなるように、電流源113、114、115が設定されていれば、出力電圧V out は速やかにV in と等しい電圧に駆動される。

【0070】入力電圧レベルVinが高電位レベルのときには、時間 t0 ~ t1 にスイッチ146のみオンとし、トランジスタ121、122のゲートを低位側電源VSSに放電する。

【0071】時間 $t1'\sim t2'$ で、スイッチ146をオフ、スイッチ143をオンとすると、トランジスタ121、122のゲートは、トランジスタ122のゲート・ソース間電圧が閾値電圧となるように変化する。

【0072】時間 t2 ~ t3 に、スイッチ141をオンとしてトランジスタ121をソースフォロワ動作させると、トランジスタ121も予備充電された出力端子T2の電圧を引き下げて、ゲート・ソース間電圧が閾値電圧付近となる電圧までに変化するため、出力電圧Voutは、Vin付近まで駆動される。

【0073】時間 t3、 $\sim t4$ 、 τ 、スイッチ142、143、144、145をオンとしたとき、トランジスタ121、122のゲート・ソース間電圧が等しくなるように、電流源123、124、125が設定されていれば、出力電圧Vout は速やかにVinと等しい電圧に駆動される。なお、図4において、スイッチ133、143、スイッチ134、144、スイッチ135、145、スイッチ136、146のそれぞれのスイッチのペアは同じタイミングで動作させてもよい。

【0074】図5は、図1、及び図3における駆動回路の予備充放電手段(プリチャージ手段)13の構成の一例を示す図である。図5には、出力端子を電源電圧VDDまたはVSSに予備充電または予備放電する構成として、出力端子T2と高位側電源VDD間に接続されたスイッチ202と、出力端子T2と低位側電源VSS間に接続されたスイッチ201と、を備えた構成が示されている。

【0075】予備放電では、スイッチ201のオンで出力端子T2は低位側電源電圧VSSに放電され(図2のタイミングt0~t1、図4(a)のタイミングt0~t2)、予備充電では、スイッチ202のオンにより出力端子T2は高位側電源電圧VDDに充電される(図2のタイミングt0'~t1'、図4(b)のタイミングt0'~t2')。

【0076】図6は、本発明の別の実施例の構成を示す図である。図6において、図1と同一の要素には、同一の参照番号が付されている。図6を参照すると、この駆動回路は、入力端子T1にスイッチ133を介してソースが接続され、ゲートとドレインを接続したNチャネルMOSトランジスタ112と、NチャネルMOSトランジスタ112のドレインと、高電位電源VDD間には、スイッチ134と、定電流源114(PチャネルMOS

トランジスタ)を備え、高位側電源VDDにスイッチ131を介してドレインが接続され、ゲートが、NチャネルMOSトランジスタ112のゲートに共通接続され、ソースが出力端子T2に接続されたNチャネルMOSトランジスタ111、112の共通ゲートは、スイッチ136を介して高位側電源VDDに接続され、入力端子T1と高位側電源VDDにはスイッチ145と定電流源125が直列に接続されており、出力端子T2と高位側電源VDDにはスイッチ142と定電流源123が直列に接続されており、出力端子T2と高位側電源VDDにはアイッチ142と定電流源123が直列に接続されており、さらに出力端子T2と高位側電源VDDには予備充電手段をなすスイッチ202が設けられている。

【0077】入力端子T1にスイッチ143を介してソ ースが接続され、ゲートとドレインを接続したPチャネ ルMOSトランジスタ122を備え、PチャネルMOS トランジスタ122のドレインと、低電位電源VSS間 には、スイッチ144と、定電流源124(Nチャネル MOSトランジスタ)を備え、低位側電源VSSにスイ 20 ッチ141を介してドレインが接続され、ゲートが、P チャネルMOSトランジスタ122のゲートに共通接続 され、ソースが出力端子T2に接続されたPチャネルM OSトランジスタ121と、を備え、PチャネルMOS トランジスタ121、122の共通ゲートは、スイッチ 146を介して低位側電源 VSSに接続され、入力端子 T1と低位側電源VSSにはスイッチ115と定電流源 135が直列に接続されており、出力端子 T2と低位側 電源VSSにはスイッチ132と定電流源113が直列 に接続されており、さらに出力端子T2と低位側電源V SSには予備放電手段をなすスイッチ201が設けられ ている。

【0078】トランジスタ125、114、123のゲートはパイアス電圧源BIASPに接続されており、トランジスタ115、124、113のゲートはパイアス電圧源BIASNに接続されている。なお、図6は、図15に示した構成に、本発明を適用したものであり、図15に示した構成とは、スイッチ131(1033)、132(1036)、141(1043)、142(1046)の制御の仕方が相違していること、及び、電流40源114と高位側電源VDD間にスイッチ134が設けられており、電流源124と低位側電源VSS間にスイッチ144が設けられている点が相違している。

【0079】すなわち、図15に示した従来の駆動回路では、図16に示したように、入力信号が低電位のとき、スイッチ1033、1036が時刻 t 2で同時にオンとされている。

【0080】これに対して、この実施例においては、図9のタイミング図に示すように、時刻t2でスイッチ131をオンし、その後、時刻t3でスイッチ132をオ50ンしている。

50

30

【0081】図15に示した回路では、図16に示すように、入力信号が高電位のとき、スイッチ1043、1046が時刻t2'で同時にオンとされている。

29

【0082】これに対して、本実施例においては、図9のタイミング図に示すように、時刻 t2, でスイッチ1.41をオンし、その後、時刻 t3, でスイッチ142をオンしている。かかるスイッチ制御により、消費電流を低減している。

【0083】また入力信号電圧が低電位の場合、電流源114と高位側電源VDD間に接続するスイッチ134 も、時刻t3ではじめてオンされ、トランジスタ112 に電流を供給する。

【0084】入力信号電圧が高電位の場合、電流源124と低位側電源VSS間に接続するスイッチ1444も、時刻 t3 ではじめてオンされ、トランジスタ122に電流を供給する。

【0085】図7は、本発明の別の実施例の構成を示す 図である。図7において、図6と同一の要素には、同一 の参照番号が付されている。図7に示した駆動回路は、 図6に示した駆動回路の構成から、電流源115、12 5、及びスイッチ135、145を取り去り、新たにP チャネルMOSトランジスタ116、及びNチャネルM OSトランジスタ126を付加した回路である。Pチャ ネルMOSトランジスタ116は、ソース、ドレイン を、それぞれNチャネルMOSトランジスタ112のゲ ート(ドレイン)、ソースに接続され、ゲートには電圧 BIASPが与えられ、NチャネルMOSトランジスタ 126は、ソース、ドレインをそれぞれPチャネルMO Sトランジスタ122のゲート(ドレイン)、ソースに 接続され、ゲートは電圧BIASNが与えられる。電圧 BIASPは、電流源をなすPチャネルMOSトランジ スタ123のゲートにも供給される。電圧BIASN は、電流源をなすNチャネルMOSトランジスタ113 のゲートにも供給される。PチャネルMOSトランジス タ116は、PチャネルMOSトランジスタ114より 閾値電圧が小さく、同じゲート電圧に対してPチャネル MOSトランジスタ114より十分高い電流供給能力を もつものとし、NチャネルMOSトランジスタ126 も、NチャネルMOSトランジスタ124より閾値電圧 が小さく、同じゲート電圧に対してNチャネルMOSト ランジスタ124より十分高い電流供給能力をもつもの とする。そしてNチャネルMOSトランジスタ112、 PチャネルMOSトランジスタ114、116で構成さ れる回路ブロックを回路ブロック110とし、Pチャネ ルMOSトランジスタ122、NチャネルMOSトラン ジスタ124、126で構成される回路プロックを回路 ブロック120とする。PチャネルMOSトランジスタ 116は、入力信号電圧Vinが電源電圧VDD付近で NチャネルMOSトランジスタ112がオフする状態に 近いときにオンとなり、入力端子T1と電源VDD間に 流れる定電流源114で制御される電流が遮断されないようにする作用をもつ。またNチャネルMOSトランジスタ126は、入力信号電圧Vinが電源電圧VSS付近でPチャネルMOSトランジスタ122がオフする状態に近いときにオンとなり、入力端子T1と電源VSS間に流れる定電流源124で制御される電流が遮断されないようにする作用をもつ。したがって図7における回路プロック110及びスイッチ133、134は図6の電流源125とスイッチ145と同様の作用を行わせることができ、図7における回路プロック120及びスイッチ143、144は図6の電流源115とスイッチ135と同様の作用を行わせることができる。図7の駆動回路としての作用は図6と同様の作用が可能である。

【0086】図8は、図6、及び図7に示した駆動回路 の電流源トランジスタのゲートにバイアス電圧BIAS P、BIASNを供給するためのバイアス回路である。 図8を参照すると、このバイアス回路は、ソースが高位 側電源VDDに接続されドレインとゲートが接続された PチャネルMOSトランジスタ153と、ソースがスイ ッチ156を介して高位側電源VDDに接続され、ゲー トがPチャネルMOSトランジスタ153のゲートに共 通接続され、バイアス電圧端子T5に接続されるPチャ ネルMOSトランジスタ154と、ドレインが、Pチャ ネルMOSトランジスタ154のドレインに接続され、 ソースが低位側電源VSSに接続されドレインとゲート が接続されたNチャネルMOSトランジスタ152と、 ドレインが、PチャネルMOSトランジスタ153のド レインに接続され、ソースがスイッチ155を介して低 位側電源VSSに接続され、ゲートがバイアス電圧BI ASが供給されるNチャネルMOSトランジスタ151 と、を備え、PチャネルMOSトランジスタ153とゲ ートとドレインの共通接続点はバイアス電圧端子T5に 接続され、BIASPを出力し、NチャネルMOSトラ ンジスタ152とゲートとドレインの共通接続点はバイ アス電圧端子T6に接続され、BIASNを出力する。 【0087】図2の時間t0~t2、t0'~t2'、お よび図4の時間 t0~t3、t0'~t3'では、電流制 御トランジスタ (電流源) は、動作させる必要がないた

(0088) そこで、図8において、この期間、スイッチ155、156により動作を停止させることにより更に電力を削減する。

め、パイアス回路も停止させることができる。

【0089】図9は、図6、及び図8に示した駆動回路のスイッチの制御動作の一例を説明するための図である。図9(a)は図6、図8に示した本発明の実施例のスイッチ制御動作を説明するためのタイミング図である。図9(b)は、図6の駆動回路をエンハンスメント形トランジスタを用いて構成した場合の内部ノード、入力信号電圧、出力電圧の電圧波形を示す図である。図9では、入力信号電圧が低電位データの場合の1データ出

【0090】時刻t0で、スイッチ201がオンとされ出力端子T2が放電され、スイッチ136がオンとされ、ノードV10が高位側電源電圧VDDとなる。

【0091】時刻 t1で、スイッチ136がオフ、スイッチ133がオンとされ、V10は入力信号電圧Vinよりもトランジスタ112の閾値電圧Vth112だけずれた電圧値とされる。なお閾値電圧はソースを基準とした電位で表す。

V 1 0 = V i n + V t h 1 1 2

【0092】時刻 t2でスイッチ201がオフ、スイッチ131がオンとされ、出力電圧は、ノード電圧V10よりも、トランジスタ111の閾値電圧Vth111だけずれた電圧とされる。

 $V \circ u t = V 1 0 - V t h 1 1 1$

= V i n + V t h 1 1 2 - V t h 1 1 1

なお出力端子T2に接続される容量性負荷を駆動する場合には、この期間t2~t3間のトランジスタ111の

V10 = V i n + V g s 1 1 2 (I 1 1 4)

 $V \circ u t = V 1 0 - V g s 1 1 1 (I 1 1 3)$

= V i n + V g s 1 1 2 (I 1 1 4) - V g s 1 1 1 (I 1 1 3)

ここでトランジスタ111、112のゲート・ソース間電圧Vgs111(I113)、Vgs112(I114)が等しくなるように定電流源113、114で制御する電流I113、I114を設定すれば出力電圧Vout=Vinとなる。

【0094】また図9では、入力信号電圧が高電位の場合の1データ出力期間を4期間(タイミング期間)に分けている。タイミング期間 t 0'~t 2'で予備充電、タイミング期間 t 2'~t 3'で、スイッチ141をオンし、タイミング期間 t 3'~t 4'でスイッチ142、144、145をオンとし、またバイアス電圧を供給するためスイッチ155、156をオンとしている。

【0095】時刻t0'で、スイッチ202がオンとされ、出力端子T2が充電され、スイッチ146がオンし、ノードV20が低位側電源電圧VSSとなる。

【0096】時刻t1'でスイッチ146がオフ、スイッチ143がオンし、ノード電圧V20は、入力信号電圧Vinよりもトランジスタ122のしきい値電圧Vth122だけずれた電圧値とされる。

V 2 0 = V i n + V t h 1 2 2

【0097】時刻 t2 でスイッチ 202 がオフ、スイッチ 141 がオンとされ、出力電圧Vout は、ノード電圧V20 よりも、トランジスタ 121 の閾値電圧Vt h 121 だけずれた電圧とされる。

ソースフォロワ動作により引き上げられる出力電圧Voutallow utは、トランジスタ111、112の閾値電圧Vth111、Vth112が等しい場合でも電圧Vinよりもやや低い電圧となる。これはトランジスタ111のソースフォロワ動作において、トランジスタ111のゲート・ソース間電圧が閾値電圧に近づくにつれて電流駆動能力が徐々に下がるため容量性負荷の電圧を1データ出力期間内に電圧Vinまで変化させることができないためである。

32

- 10 【0093】時刻t3でスイッチ132、134、135がオンとされ、またスイッチ155、156がオンとされてバイアス回路(図8参照)が動作し、BIASPが、電流源トランジスタ114、123、125のゲートに、BIASNが、電流源トランジスタ124、113、115のゲートに供給され、V10は、入力信号電圧Vinよりもトランジスタ112のトランジスタ111のゲート・ソース間電圧Vgs112(I114)(ドレイン電流は電流源114の電流I114)だけずれた電圧とされ、出力電圧Voutは、V10よりも、20トランジスタ111のゲート・ソース関電圧Vgs11
- 20 トランジスタ111のゲート・ソース間電圧Vgs111 (I113) (ドレイン電流は電流源113の電流I113) だけずれた電圧とされる。なおゲート・ソース間電圧Vgsはソースに対するゲートの電位で表す。

 $V \circ u \ t = V \ 2 \ 0 - V \ t \ h \ 1 \ 2 \ 1$ = $V \ i \ n + V \ t \ h \ 1 \ 2 \ 2 - V \ t \ h \ 1 \ 2 \ 1$

- なお出力端子T2に接続される容量性負荷を駆動する場 30 合には、この期間 t 2 '~ t 3 '間のトランジスタ12 1のソースフォロワ動作により引き下げられる出力電圧 Voutは、トランジスタ121、122の閾値電圧Vth121、Vth122が等しい場合でも電圧Vinよりもやや高い電圧となる。これはトランジスタ121のソースフォロワ動作において、トランジスタ121のゲート・ソース間電圧が閾値電圧に近づくにつれて電流 駆動能力が徐々に下がるため容量性負荷の電圧を1データ出力期間内に電圧Vinまで変化させることができないためである。
- 40 【0098】時刻t3'で、スイッチ142、144、145がオンとされ、またスイッチ155、156がオンとされてバイアス回路が動作し、BIASPが、電流源トランジスタ114、123、125のゲートに、BIASNが、電流源トランジスタ124、113、115のゲートに供給され、V20は、入力信号電圧Vinよりもトランジスタ122のゲート・ソース間電圧Vgs122(I124)(ドレイン電流は電流源124の電流I124)だけずれた電圧とされ、出力電圧Voutは、V20よりも、トランジスタ121のゲート・ソース間電圧Vgs121(I123)(ドレイン電流は

(18)

る。

特開2003-22055 34

33

電流源123の電流 I123) だけずれた電圧とされ

V 2 0 = V i n + V g s 1 2 2 (I 1 2 4)

Vou t = V 2 0 - Vg s 1 2 1 (I 1 2 3)

= V i n + V g s 1 2 2 (I 1 2 4) - V g s 1 2 1 (I 1 2 3)

ここでトランジスタ121、122のゲート・ソース間 電圧Vgs121 (I123)、Vgs122 (I12 4) が等しくなるように定電流源123、124で制御 する電流I123、I124を設定すれば出力電圧Vo u t = V i n となる。

【0099】図10は、図7、及び図8に示した駆動回 路のスイッチの制御動作の一例を示す図である。図10 では、図6のスイッチ135、145の制御がないこと と、一部のスイッチの制御タイミングを共通化したこと をのぞき、図9のスイッチ制御と基本的に同様とされ る。出力電圧波形も、図9(b)に示したものと同様と される。

【0100】図11は、図9に示したスイッチ制御動作 実行時の駆動回路の動作の回路シミュレーション結果 (電圧波形) を示す図である。出力負荷を1 Kオーム、 15pF, VDD = 5V, VSS = 0V, Vin = 2. 5 V とし、60 μ s e c にわたり、入力電圧と出力電圧 の電圧波形(回路シミュレーション結果)を示してい

【0101】図12は、本発明の駆動回路を、多出力駆 動回路に適用した構成を示す図である。多出力駆動回路 は、例えば液晶表示装置のデータ線の駆動に用いられ る。図12を参照すると、この多出力駆動回路は、参照 電圧として例えば高位側電源VDDと低位側電源VSS 間に抵抗体が複数接続され抵抗ストリングを構成し、抵 抗ストリングのタップから、階調電圧を出力する階調電 圧発生手段200を備えている。階調電圧発生手段20 0からの階調電圧(アナログ電圧)は、デコーダ300 に入力され、デコーダ300は、映像デジタル信号を入 カし、映像デジタル信号に基づき、デコードし、対応す る階調電圧を選択出力し、駆動回路100に入力され る。駆動回路100は、図6乃至図9を参照して説明し た前記実施例の構成からなる。バイアス回路102は、 図8に示した構成とされ、バイアス電圧BIAS、PB IASNを出力する。

【0102】なお、バイアス回路102は、あらかじめ 定められたM個(M>2)の駆動回路毎に設けられる。 また、駆動回路100のスイッチのオン、オフを制御す るスイッチ制御手段101を備えており、このスイッチ 制御手段101は、図2、図4、図10(a)、又は図 11に示したような制御動作で、駆動回路100のスイ ッチのオン、オフを制御する。並列に配置された駆動回 路100の出力端子群400は、液晶パネルのデータ線 を駆動する。なお、図1等に示した駆動回路100の出 力の寄生容量を、出力負荷の充電、放電に利用してもよ いことは勿論である。

【0103】なお、上記実施例では、エンハンスメント 型のNチャネルMOSトランジスタ、PチャネルMOS トランジスタを用いた例について説明したが、デプリー ション型のNチャネルMOSトランジスタ、Pチャネル MOSトランジスタについても同様な議論がなりたつ。

10 【0104】以上、本発明を上記実施例に即して説明し たが、本発明は、上記実施例にのみ限定されるものでは なく、特許請求の範囲の請求項の範囲内で当業者であれ ばなし得るであろう各種変形、修正を含むことは勿論で ある。

[0105]

【発明の効果】以上説明したように本発明によれば、出 力段がソースフォロワ構成の駆動回路において、出力段 トランジスタのソースフォロワ駆動において、トランジ スタのドレイン電流を制御する期間と遮断する期間を設 20 け、遮断期間においても、ソースフォロワ動作が行わ れ、この間静消費電力を消費せずに、所望の電圧付近ま で駆動することができ、その後、ドレイン電流を制御す る期間に所望の電圧まで高い電圧精度で駆動することが でき、低消費電力化と高精度電圧出力を実現している。 【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】図1に示した本発明の一実施例の動作を説明す るための図である。

【図3】本発明の一実施例のゲートバイアス制御手段の 30 構成を示す図である。

【図4】図3に示した本発明の一実施例の動作を説明す るための図である。

【図5】本発明の一実施例の予備充放電手段の構成を示 す図である。

【図6】本発明の別の実施例の構成を示す図である。

【図7】本発明の別の実施例の構成を示す図である。

【図8】本発明の実施例におけるバイアス回路の構成を 示す図である。

【図9】(a)は図6、図8に示した本発明の実施例の 40 スイッチ制御動作を説明するためのタイミング図であ る。(b)は、内部ノード、入力信号電圧、出力電圧の 電圧波形を示す図である。

【図10】図7、図8に示した本発明の実施例のスイッ チ制御動作を説明するためのタイミング図である。

【図11】本発明によるスイッチ制御の回路シミュレー ション結果の一例を示す図である。

【図12】本発明の駆動回路を備えた多出力回路の構成 を示す図である。

【図13】特開平11-119750号公報の駆動回路 50 の構成を示す図である。

(19)

特開2003-22055

【図14】(a)は、特開平11-119750号公報のスイッチ制御動作を示すタイミング図である。(b)は、内部ノード、入力信号電圧、出力電圧の電圧波形を示す図である。

【図15】特開2000-338461号公報の駆動回路の構成を示す図である。

【図16】(a)は、特開特開2000-338461 号公報のスイッチ制御動作を示すタイミング図である。

(b) は、内部ノード、入力信号電圧、出力電圧の電圧 波形を示す図である。

【図17】特開2000-338461号公報の駆動回路の構成を示す図である。

【符号の説明】

- 11 ゲートバイアス制御手段
- 12 ゲートバイアス制御手段
- 13 予備充放電手段
- 100 駆動回路
- 101 スイッチ制御手段
- 102 バイアス回路
- 110、120 回路ブロック
- 111、112、126、151、152 Nチャネル

MOSトランジスタ

121、122、116、153、154 Pチャネル MOSトランジスタ

113、114、115、123、124、125 定 電流源(電流制御回路)

131、132、133、134、135、136、1 41、142、143、144、145、146、15 5、156、201、202 スイッチ

200 階調発生手段

10 300 デコーダ

400 出力端子群

1010、1020 回路ブロック

1011、1012、1026 NチャネルMOSトランジスタ

1021、1022、1016 PチャネルMOSトランジスタ

1013, 1014, 1015, 1023, 1024,


1025 定電流源(電流制御回路)

1031, 1032, 1033, 1034, 1035,


20 1036, 1041, 1042, 1043, 1044,

1045、1046 スイッチ

【図1】




【図10】





【図 2】

	1 データ出力期間		1 データ出力期間			
入力電圧レベル	低電位レベル			高電位レベル		
タイミング	t0 ~ t1	t1 ~ t2	t2 ~ t3	t0"~- t1"	t1'~ t2"	t2~ t3*
予備充放電手費13	予備放電	停止	停止	予证定司	停止	停止
スイッチ131	オフ	オン	オン	オフ	オフ	オフ
スイッチ132	オフ	オフ	オン	オフ	オフ	オフ
スイッチ141	オフ	オフ	オフ	オフ	オン	オン
スイッチ142	オフ	オフ	オフ	オフ	オフ	オン


【図5】









【図9】






【図11】




条件: VDD=5V、VSS=0V、Vin=2.5V、出力負荷: lkΩ、15pf


【図12】




【図13】





【図14】






【図16】






【図15】



【図17】



フロントページの続き

F 夕 一 ム (参考) 2H093 NC03 NC04 NC11 NC33 ND33 ND39 SC006 AF75 BB11 BC11 BF34 BF49 FA16 FA47 SC080 AA10 BB05 DD26 FF09 JJ02 JJ03 JJ04 SJ056 AA05 BB01 BB17 CC00 CC01 CC19 CC20 CC29 DD13 DD29

EE06 EE08 FF08 GG07 KK01